

アルゴリズム開発とデバイス開発の連携を効率化

SystemC 設計ソリューション



アルゴリズムの変更をハードウェア実装に即時反映し、
アルゴリズム改善とハードウェア実装最適化を同時に可能にします。

アルゴリズム開発と製品開発を密接に!

アルゴリズムの実機による評価を開発初期段階から導入できます。
デバイス開発を含む製品開発でのアルゴリズム開発の同時性を向上し、
開発効率を高めます。



ハードウェア実装仕様を不要に!

C/C++ソースコードからSystemCソースを作成
デバイス開発に向けた実装仕様の作成・検討を不要にし
アルゴリズムの継承性を確保します。

連携環境の構築

- 構成探索&検証用SystemCコード
- 合成可能SystemCコード
- 構成探索用スクリプト
- 合成スクリプト

ハードウェア実装設計の独立性を確保し課題解決

- ハードウェア構成化
- 外部I/F追加
- タイミング収束
- 最適化
- メモリ割当て、パイプライン化
- 演算精度
- 機能検証

実機検証環境の構築(FPGA)

- FPGA検証ボード設計
- アルゴリズム実装(高位合成との連動環境)

アルゴリズム

FPGA実機評価環境

H/W実装評価
修正・改善
SystemC/RTL

C/C++ソース

自動構成・合成スクリプト

FPGA検証環境

SystemC
検証環境


ハードウェア構成化

実装最適化
探索支援

合成可能
SystemC記述

ASIC

FPGA



バックエンド以降の
リスクを大幅に軽減




アルゴリズム開発での柔軟性とハードウェア実装の課題解決の共存を実現

設計 アルゴリズム開発


- 製品開発におけるアルゴリズム開発をデバイス開発と同時に実機で可能

NSW SystemC設計ソリューション

- ハードウェア実装の最適化探索が可能
- スクリプトによる構成変更への自動化



C Based Design 対応フロー



NSWでは、ツール導入からRTL生成まで一貫してサポートを行う事が可能です。

Stratus™ High-Level Synthesis

SystemCによる高位設計導入を実現

- 仕様書からのSystemC記述利用による高位合成と検証による効率化
- アルゴリズムからの記述変更と、SoCへの実装検証の高位レベル (ESL) 環境での効率化

※NSWではデザイン環境構築を含めてサポートします。

NSWはケイデンス・デザイン・システムズ社の「Connections System Realization Program」に参画しています。「Stratus HLS」に関する最新ソリューションを提供し、設計、検証、インプリメンテーションからIPの設計・選択・統合および設計効率向上に寄与します。

※記載されている社名、商品名は各社の商標または登録商標です。



NSW株式会社
 デバイスソリューション事業本部 営業統括部
 〒150-0036 東京都渋谷区南平台町2-15
 TEL: 03-4335-2600 FAX: 03-4335-2611
 E-mail: Embedded-Info@gw.nsw.co.jp

