LSI レイアウトデザイン
概要
各種ASICのクリーンファイルから、バックエンドのフロアプラン、マスクパターンレイアウト、LSI製造データのお渡しまで一貫した設計を行います。
◆セルベースレイアウト設計
セルベースを中心にワンチップの品種対応レイアウト設計
設計プロセス: 0.13μ、0.18μ、0.25μ、0.35μ他
設計ツール:
SoC-Encounter(フロアプラン)
Calibre(レイアウト検証)
◆ゲートアレイレイアウト設計
ゲートアレイ、エンベデッドアレイの品種対応レイアウト設計
設計プロセス: 0.25μ、0.35μ他
設計ツール:
SoC-Encounter(フロアプラン)
Calibre(レイアウト検証)
◆マクロレイアウト設計
I/Oセル、プリミティブブロック、SRAMレイアウト設計
設計ツール:
HSpice(Trシミュレーション)
α-sx(アートワークエディタ)
Calibre(レイアウト検証)
お問い合わせ
デバイスソリューション事業本部 営業統括部
東京都渋谷区南平台町2-15
Tel : 03-4335-2600 Fax : 03-4335-2611
E-mail:Embedded-Info@ml.nsw.co.jp
東京都渋谷区南平台町2-15
Tel : 03-4335-2600 Fax : 03-4335-2611
E-mail:Embedded-Info@ml.nsw.co.jp